设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存,但是其存取周

设有三个指令系统相同的处理机X、Y和乙它们都有4KB的高速缓冲存储器和 32 MB的内存，但是其存取周期都不一样，如表2.11所示(TIC和TIM分别表示I处理机 Cahce存取周期和主存存取周期)。

若某段程序所需指令或数据在Cache中取到的概率为P=0.5，则处理机X的存储器平均存取周期为(50)ms。假定指令执行时间与存储器的平均存取周期成正比，此时三个处理机执行该段程序由快到慢的顺序为(51)。

若P=0.65，则顺序为(52)。

若P=0.8，则顺序为(53)。

若P=0.85，则顺序为(54)。

A．0.2

B．0.48

C．0.52

D．0.6

C解析：平均存取周期=Cache存取周期×Cache命中率+主存存取周期×Cache失效率=(0.5×0.04ms+0.5×1ms)=520ns依此类推，因为执行速度与存取周期(执行时间)成反比，因此在Cache命中率分别为0.5、0.65、0.8、0.85的条件下，三个处理机执行该段程序由快到慢的顺序分别为：Z、Y、X，Z、X、Y，X、Z、Y，X、Y、Z。